삼성전자, TSMC 꺾을 승부처 '2나노'…진검승부 벌인다

삼성전자 2나노 양산 계획과 성능 밝혀
TSMC, 2나노 공정 로드맵 발표 두 달 만
양사 강한 자신감…종국엔 누가 웃을까

[서울=뉴시스]삼성전자가 27일(현지시간) 미국 실리콘밸리에서 개최한 '삼성 파운드리 포럼 2023'에서 삼성전자 파운드리사업부 최시영 사장이 기조연설을 하고 있다. (사진=삼성전자 제공) photo@newsis.com *재판매 및 DB 금지

[서울=뉴시스]이인준 기자 = 삼성전자가 계획대로 오는 2025년 2나노미터(㎚·10억분의 1m) 파운드리(반도체 위탁생산) 공정 양산에 들어간다.

세계 파운드리 업계 1위인 대만 TSMC와 같은 시기에 양산에 나서며 인공지능(AI), 자율주행차 등 산업에 꼭 필요한 첨단 반도체 시장의 패권을 놓고 진검승부를 벌일 예정이다.

삼성전자는 앞서 3나노 양산 경쟁에서 앞섰지만, 경기침체와 수요 부진으로 고객 확보에 어려움을 겪으며 시장 선점 효과를 보지 못했다. 하지만 이번 2나노 양산 경쟁만큼은 다를 것이라며 자신감을 보이고 있다.

업계에 따르면 삼성전자는 지난 27일(현지시각) 미국 캘리포니아 실리콘밸리 새너제이에서 열린 '삼성 파운드리 포럼(SFF) 2023'에서 2나노 양산 계획과 성능을 구체적으로 공개했다.

삼성전자는 2025년 모바일 향 중심으로 2나노 공정(SF2)을 양산하고, 2026년 고성능 컴퓨팅(HPC)향 공정, 2027년 오토모티브(자동차)향 공정으로 확대한다.

삼성전자가 연도별 응용처를 거론한 만큼, 고객사들의 차세대 제품 개발 로드맵의 연장선에 있는 것으로 평가 받고 있다. 삼성전자는 지난 4월 27일 1분기 실적발표 콘퍼런스콜에서도 "2나노 설계 기초 인프라는 개발이 순항 중"이라며 "차세대 기술인 2나노 개발을 차질 없이 진행해 기술 리더십을 강화할 계획"이라고 밝혔다.

앞서 TSMC도 지난 4월26일 미국 캘리포니아주 산타클라라에서 열린 '북미 기술 심포지엄'에서 "2025년 말에 2나노(N2) 공정의 대량 생산에 들어갈 계획"이라고 소개했다.

이에 파운드리 업계 선두권인 양사는 2025년 차세대 공정 도입을 놓고 박빙의 승부를 벌일 전망이다.

“5년 안에 앞설 수 있다”…TSMC, 추격 총력전

삼성전자는 2나노 공정을 TSMC와 경쟁의 가장 중요한 승부처로 본다. TSMC는 1987년 설립 이후 파운드리 한 우물만 판 업체다. 삼성전자가 2017년 파운드리 사업부를 신설한 것과 비교하면 업력에서 비교가 어렵다.

다만 삼성전자는 5나노 이하 첨단 반도체 공정에 모든 역량을 집중해 추격에 나섰다.

여전히 TSMC 매출의 49%가 올해 1분기(1~3월) 기준 16나노부터 250나노(0.25마이크론) 이상의 레거시(구형) 공정에서 나오고 있기에, 선택과 집중을 통해 난도가 높은 미세 공정에서 승부를 보겠다는 계획이다. 삼성전자가 지난해 세계 최초로 3나노 공정 초도 양산을 시작할 수 있었던 것도 이 같은 집중력의 결과다.

경계현 삼성전자 반도체(DS) 부문 사장도 이달 대전 KAIST에서 강연 중 "TSMC가 2나노미터 공정에 들어오는 시점부터는 삼성전자가 앞설 수 있다"면서 "5년 안에 TSMC를 앞설 수 있다"고 강조했다.

최근 삼성전자는 첨단 공정 경쟁력을 끌어올리기 위해 IP, 소프트웨어 등 경쟁력을 끌어올리기 위한 생태계 구축에도 심혈을 기울인다. 파운드리 산업은 고객의 다양한 요구에 맞춰 제품을 생산할 수 있는 역량을 갖추는 것이 관건인 만큼, 삼성전자도 다양한 우군 확보를 통해 대응에 나설 방침이다.

미일도 참전 ‘2나노 전쟁’…누가 웃을까

향후 관전포인트는 본격적인 차세대 트랜지스터 구조인 GAA(게이트올어라운드) 경쟁이다.

삼성전자는 3나노 공정에 세계 최초로 GAA를 도입했다. GAA는 반도체 칩에 전류가 충분히 흐르도록 설계해 전력 효율성을 높일 수 있도록 고안된 기술이다.

종전 기술은 전류의 흐름을 제어하는 '게이트'와 전류가 흐르는 '채널'이 '위-좌-우' 3개 면에서 만나는 반면, 'GAA'는 아랫면까지 포함해 맞닿는 면적을 넓힌다.

삼성전자는 특히 3나노 공정에 독자적인 형태의 GAA 'MBCFET'을 적용했다. 이 기술은 채널의 구조를 '와이어(선)'이 아닌 폭이 넓은 '시트(면)'으로 변경해, 더 적은 전압에도 반도체가 기능할 수 있다. 삼성전자가 내년 양산에 들어갈 3나노 2세대(SF3)도 같은 기술이 적용된다.

TSMC도 이어 2나노 공정에서 GAA를 처음 도입한다. TSMC가 대량 생산에서 GAA 공정 전환에 따른 시행착오를 겪을 것으로 예상되는 만큼, 삼성전자가 GAA의 3나노 조기 도입이 결정적인 차이를 만들어 내느냐가 업계의 관심사다.

일단 양사 모두 전작 대비 성능 개선을 이뤘다는 점을 강조하며, 차세대 기술 경쟁에 자신감을 보이고 있다.

삼성전자는 이날 최첨단 SF2 공정은 SF3(3나노 2세대) 대비 성능 12%, 전력효율 25% 향상, 면적 5% 감소한다고 밝혔다. TSMC도 앞서 "N2 공정은 올해 업그레이드 버전으로 양산 예정인 3나노 N3E 보다 성능은 10~15% 향상되고, 동일한 속도에서 전력은 25%~30% 절감되며, 칩 밀도는 1.15배 이상 높다"고 강조했다.

선두권 업체 외에도 2나노 공정에는 미국 인텔, 일본 라피더스 등이 파운드리 산업에 새로 진입을 예고했다. 반도체 업계에서는 미세 공정 경쟁이 머지 않아 한계에 부딪힐 것으로 예상되는 가운데, 2나노 이하 공정이 가장 치열한 경쟁처가 될 것으로 본다.

☞공감언론 뉴시스 ijoinon@newsis.com

경제