[테크톡톡] 반도체 시장 판도 가를 ‘GAA’… “삼성전자의 역전카드”

한계 맞닥뜨린 미세공정의 진화, 구원투수로 등장한 GAA
4차원 구조로 반도체 성능·전력 극대화
세계 최첨단 반도체 기술 승부처…역전 노리는 삼성전자

삼성전자 반도체 공장 내부. /삼성전자

반도체 기술력의 상징이었던 미세화(Scaling) 공정의 한계가 다가오고 있다는 경고는 이미 수년 전부터 나왔습니다. 반도체 발전을 이끌어온 ‘무어의 법칙’이 더 이상 유효하지 않은 격변의 시대가 도래한 것입니다. 하지만 영화 인터스텔라에 나온 대사처럼 ‘우리는 늘 길을 찾아낸다’고 하지 않았던가요. ‘게이트 올 어라운드(Gate-All-Around, GAA)’가 천장에 치닫고 있는 반도체 기술에 구원투수로 등장했습니다.

지금 글로벌 반도체 기업들은 앞다퉈 GAA를 기반으로 한 기술 돌파구를 모색하고 있습니다. 미래 시장을 선점을 하기 위해선 지금까지와는 차원이 다른 기술이 필요하기 때문이죠. 반도체 칩의 핵심 소자인 트랜지스터 개발을 위해 4차원 차세대 기술인 GAA 구조 연구에 삼성전자, 인텔, TSMC 등 반도체 기업들이 역량을 쏟는 것도 이 때문입니다.

◇4차원 구조로 전류누설 완벽 해결… 성능·효율 획기적 향상

삼성전자, TSMC, 인텔 등 주요 반도체 기업들의 최첨단 공정이 3나노에서 2나노를 향하고 있는 가운데 각 기업은 4차원 차세대 기술인 ‘GAA’ 기술 안정화에 총력을 쏟고 있습니다. 지난해 가장 먼저 삼성전자가 3나노에 GAA를 접목해 수율을 잡아나가고 있는 상황이며 일부 고객사들은 GAA를 적용한 샘플 칩을 받아 성능을 테스트하고 있는 것으로 알려졌습니다.

이름만으로는 도저히 뜻을 추론할 수 없는 GAA는 미세공정의 한계에 맞닥뜨린 반도체 기업들에게 구원투수로 여겨지고 있습니다. 왜일까요? GAA를 이해하기 위해서는 GAA의 이전 기술인 핀펫(Fin-Fet)을 먼저 알아둘 필요가 있습니다. 현재 반도체 공정의 주류를 차지하고 있는 핀펫은 윗면-앞면-뒷면 등 총 3면을 트랜지스터의 게이트로 쓰는 3차원 구조를 나타내고 있습니다.

트랜지스터는 게이트에 일정 전압 이상을 걸면 게이트 아래에 채널이 형성되고, 이 채널을 통해 소스(Source)에서 드레인(Drain)으로 전자가 흐르며 동작하게 됩니다. 이때 게이트와 채널이 맞닿은 접점이 1차원(플라나·Planar) 구조를 갖는 경우 게이트가 채널을 컨트롤할 수 있는 능력이 다차원 구조에 비해 부족하기에 앞서 이야기한 누설전류와 단채널 효과 문제가 심각해집니다.

게이트 올 어라운드(GAA) 반도체 소자 구조./SK하이닉스 제공

이를 극복하기 위한 3차원 핀펫 공정은 핀(Fin) 모양의 3D 구조를 적용, 채널의 3면을 게이트가 감싸면서 반도체 성능을 획기적으로 향상시키고 누설전류를 줄일 수 있었습니다. 여기에서 한차원 진화한 GAA 구조는 채널의 아랫면까지 모두 감싸 4면에서 게이트가 채널을 컨트롤합니다. 원통형을 앞-뒤-위-아랫면까지 모두 놓치지 않고 감싸 쥐는 듯한 구조라고 보면 이해가 쉽습니다.

전류 누설 문제가 핀펫에 비해 획기적으로 향상되는 만큼 칩 성능 측면에서 더 높은 퍼포먼스(성능)를 낼 수 있을 뿐만 아니라 최근 주목받고 있는 전력 대비 성능비도 획기적으로 개선할 수 있습니다. 작게 만들수록 소자의 불안정성이 커지는 핀펫의 고질적인 문제도 GAA에서는 발견할 수 없습니다.

◇ 한국과 대만의 파운드리 진검승부처

지난 2014년 삼성전자 파운드리 사업부는 TSMC보다 먼저 14나노 핀펫 공정을 안정화하면서 한때 시장 독재자였던 TSMC의 아성을 위협할 정도로 성장했습니다. 하지만 이후 10나노, 7나노, 5나노 등 공정이 진화할수록 무기력한 모습을 보여줬었는데요. 현재는 애플, 퀄컴, 엔비디아 등 반도체 시장 ‘큰손’들이 모두 TSMC에서 칩을 생산하면서 삼성은 과거의 입지를 많이 잃어버린 상태입니다.

삼성전자 내부적으로는 올해부터 내년까지 GAA 공정을 안정화해 TSMC가 절반 이상을 차지하고 있는 세계 파운드리 시장에서 재기를 노리고 있습니다. 업계에서는 GAA 기술을 삼성전자가 빠르게 안정시킨다면 TSMC에 상당히 위협을 가할 수 있을 것으로 보고 있습니다. 삼성전자에 따르면 GAA 기술을 공정에 활용할 경우 기존 공정 대비 전력은 50% 절감 가능하고, 성능은 30% 향상시킬 수 있습니다. 공정 면적도 45% 축소할 수 있는 등 제조 경쟁력이 배가됩니다.

TSMC의 경우 3나노 공정에 기존 5나노 파운드리 공정에 쓰였던 핀펫 공정을 개선한 설계 기술 ‘핀플렉스(FinFlex)’를 적용하고 있습니다. 이 기술은 삼성전자가 3나노 공정에 적용한 GAA에 비해 전력 효율은 낮지만, 생산 안정성은 상대적으로 높은 것으로 평가를 받습니다. 결과적으로 TSMC는 삼성전자보다 다소 늦은 2나노 공정부터 GAA 기술을 활용할 계획입니다. 삼성전자 입장에서는 향후 2년 동안 GAA로 시장을 공략할 수 있는 기회가 생긴 셈입니다.

삼성전자는 GAA 기반 기술 격차로 TSMC를 따라잡겠다는 포부를 드러냈습니다. 삼성전자는 앞으로 공정 기술 혁신을 지속해 2025년에는 2나노, 2027년에는 1.4나노 공정을 도입할 계획입니다. 삼성전자 관계자는 “3나노에 GAA 기술을 선제적으로 도입해 다양한 검증을 하고, 이를 통해 2나노와 1.4나노의 안정적인 생산 인프라도 선제적으로 구축할 수 있다”며 “이렇게 되면 삼성전자가 앞으로 급증할 3나노 이하 시장을 선점할 수 있게 된다”고 말했습니다.

- Copyright ⓒ 조선비즈 & Chosun.com -