[이달의 과학기술인상]“비정질 질화붕소 박막 합성···반도체 고집적 한계 돌파 도전”

신현석 울산과학기술원(UNIST) 교수
과기정통부 주최-연구재단·본지 공동주관
순수 비정질 질화붕소 박막 합성법 개발
반도체 공정 한계 돌파 핵심 소재 평가
"실제 반도체 소자 적용 위해 추가연구"

신현석(앞줄) UNIST 교수가 연구팀과 함께 반도체 초저유전물질 합성법에 관해 의견을 나누고 있다. /사진 제공=한국연구재단

[서울경제]

미·중 패권 경쟁의 주요 축 중 하나인 반도체 시장에서는 칩의 저장 용량이 약 2년마다 2배씩 증가한다는 ‘무어의 법칙’이 있다. 칩의 저장 용량을 획기적으로 늘리는 초미세·고집적 반도체를 개발하기 위한 선결과제는 ‘초저유전물질 합성법’이다.

과학기술정보통신부가 주최하고 한국연구재단과 서울경제신문이 공동주관하는 ‘이달의 과학기술인상’ 5월상을 받은 신현석(50·사진) 울산과학기술원(UNIST) 교수는 순수 비정질 질화붕소(aBN) 박막 합성법 개발에 성공하며 반도체 미세공정의 한계를 돌파할 핵심 소재 기술력을 확보한 공을 인정 받았다.

실리콘 기질(노란색) 위에 비정질 질화붕소 박막이 형성된 시뮬레이션 이미지. /사진 제공=한국연구재단

전통적으로 반도체 칩의 성능은 트랜지스터의 스위칭 속도가 좌우했다. 하지만 소자의 고집적화·소형화가 진행되면서 집적회로의 배선 구조에서 발생하는 신호전달 지연 문제를 해결하는 것이 열쇠로 떠올랐다. 신호처리 속도를 높이기 위해 집적회로의 금속 배선 사이에 증착되는 절연체(전류가 흐르지 않는 물질)의 유전율(외부 전기장에 반응하는 민감도)을 낮추는 기술이 요구되는 것이다. 신 교수 연구팀이 개발한 ‘초저유전율 절연체’는 유전율을 줄이는 핵심 소재로 꼽힌다.

연구팀은 aBN의 매우 낮은 유전율(1.89)을 확인하고 메모리 반도체와 시스템 반도체 전반에 적용 가능한 소재임을 밝혔다. 나아가 화학기상증착(CVD) 방법에 플라즈마 기술을 도입해 3nm (10억분의 3ｍ) 두께의 aBN 박막 증착에 성공했다. 신 교수는 “비정질 구조는 어느 한 방향으로 결정성을 가지지 않고 3차원에서 무작위한 방향성을 가지기 때문에 낮은 유전상수를 나타낸다”며 “붕소와 질소만으로 이뤄진 순수한 비정질 박막이 현재 반도체 산업에 주로 사용되는 다공성 유기규산염의 유전율보다 30% 낮은 수치를 기록했다”고 설명했다.

반도체 초격자를 위한 초저유전 소재

정보처리 속도는 유전물질의 유전상수와 금속 배선의 저항에 영향을 받는데 현재 반도체 공정에 사용되는 절연체의 유전상수는 2.5 수준이다. 2015년 미국 반도체산업협회는 오는 2028년 유전상수 2.0 이하의 유전체 개발이 필요하다고 밝힌 바 있다. 신 교수는 “aBN 박막은 낮은 유전율뿐 아니라 기계적·전기적 성질도 우수해 금속 원자의 이동을 막는 방지막으로도 적용 가능한 것으로 확인됐다”고 말했다.

나아가 신 교수 팀은 같은 질화붕소 소재인 육방정계 질화붕소(hBN)를 이용해 박막의 층수를 조절할 수 있는 단결정 hBN 합성법을 개발해 반도체 소재의 대면적화 해법도 제시했다. 신 교수는 “지난해 단결정 형태의 육방정계 질화붕소 박막을 층수를 조절하며 합성할 수 있는 기술을 세계 최초로 개발했다”고 했다. 물론 해외에서도 단결정 육방정계를 합성한 사례가 있었지만 모두 원자 한 층 두께였고 두께 조절도 안 됐다는 게 그의 설명이다.

신 교수는 “초저유전물질 원천소재를 개발하는 것은 반도체 칩의 전력소모를 줄이고 정보 처리속도를 높일 수 있는 핵심기술”이라며 “물론 실제 반도체 소자에 적용하기 위해서는 지속적인 연구가 필요하다”며 의욕을 보였다.

고광본 선임기자 kbgo@sedaily.com