"반도체 미세공정 한계 돌파"…처리속도·전력소모 `확 줄여`

신현석 UNIST 교수, '5월 과기인상' 수상
초저유전물질 합성..비정질 질화붕소 박막 개발

5월 과학기술인상 수상자인 신현석 UNIST 교수

과학기술정보통신부와 한국연구재단은 이달의 과학기술인상 '5월 수상자'로 신현석 울산과학기술원(UNIST) 교수를 선정했다고 3일 밝혔다.

신 교수는 초미세·고집적 반도체 핵심 기술인 초저유전물질 합성법을 개발해 반도체 미세공정 혁신 기반을 마련한 점을 높이 평가받았다.

전통적으로 반도체 칩 성능은 트랜지스터의 스위칭 속도에 좌우됐지만, 소자가 고집적화·소형화되면서 집적회로의 배선 구조에서 발생하는 '신호전달 지연'이 칩 성능에 상당한 영향을 미친다.

이에 따라 신호처리 속도를 높이기 위해 집적회로 금속 배선 사이에 증착되는 절연체 유전율을 낮추는 기술이 요구되고 있다. 초저유전율 절연체는 유전율을 줄이는 핵심 소재로 쓰인다. 신 교수는 비정질 질화붕소가 유전율이 1.89로 매우 낮아 메모리 반도체와 시스템 반도체 전반에 적용할 수 있는 소재임을 밝혀내고, 화학기상증착(CVD) 방법에 플라즈마 기술을 도입해 3나노미터 두께의 매우 얇은 비정질 질화붕소(aBN) 박막 증착에 성공했다. 이 비정질 질화붕소 박막은 붕소와 질소만으로 이뤄진 순수한 비정질 박막으로 유전율 2.0 이하로, 현재 반도체 산업에 주로 사용되는 다공성 유기규산염 유전율 2.5보다 30% 낮은 수치다.

실험결과 비정질 질화붕소 박막은 유전율이 낮을 뿐 아니라, 기계적·전기적 성질도 우수해 금속 원자의 이동을 막는 방지막으로 적용할 수 있다는 사실을 규명해 2020년 국제 학술지 '네이처'에 관련 성과가 발표됐다.

이어 육방정계 질화붕소(hBN)를 이용해 박막의 층수를 조절할 수 있는 단결정 hBN 합성법을 개발, 반도체 소재의 대면적화 해법을 제시한 연구성과를 거뒀다. 이 연구결과는 지난해 네이처에 실렸다.

신현석 교수는 "초저유전물질 원천소재 개발은 반도체 칩의 전력 소모를 줄이고, 정보 처리속도를 높일 수 있는 핵심기술"이라며 "우리나라 반도체 초격차 전략을 이어갈 핵심 소재기술로 발전할 수 있도록 후속 연구를 추진하겠다"고 말했다. 이준기기자 bongchu@dt.co.kr