KAIST, 반도체 패키징 내구성 40% 높였다

- KAIST 김성수 교수팀, 반도체 패키지 휨 현상 해결

이번 연구결과가 게재된 국제학술지 ‘ACS 어플라이드 머리티얼즈&인터페이스’ 표지. [KAIST 제공]

[헤럴드경제=구본혁 기자] 최근 반도체의 전공정에서 회로를 미세화하는 작업이 한계에 다다르면서 후공정인 반도체 패키징이 차세대 기술로 주목받고 있다. 반도체 패키지는 여러 개의 반도체 칩을 하나로 이어주며 외부 환경으로부터 보호해주는 공정을 말한다. 특히 반도체 패키지의 온도도 중요한데 반도체부품의 온도가 높아지면 반도체 수명이 급격이 줄어들고 작동하지 않기 때문이다.

카이스트(KAIST)는 기계공학과 김성수(사진) 교수 연구팀이 메사추세츠공과대학(MIT) 브라이언 워들 교수 연구팀과 함께 반도체 패키지 내구성을 40% 이상 향상시킬 수 있는 공정기술 개발에 성공했다고 2일 밝혔다.

반도체 패키지의 주된 재료인 EMC는 열을 가하면 화학반응이 일어나 단단해지는데 이 현상을 경화 반응이라고 한다. 경화 공정은 시간에 따른 온도 및 압력 변화를 반도체 패키지의 두께가 얇아짐에 따라 공정 후 재료간의 열수축 차이로 인한 뒤틀리는 휨(Warpage) 현상이 나타나게 된다. 이 문제를 해결하고자 연구진은 EMC와 기판사이 접합 온도를 정확히 예측하고 휨현상을 제어할 수 있는 경화 공정을 개발했다.

연구진은 반도체 패키지의 접합 온도를 낮추기 이번 연구에서 두 재료의 접합이 일어나는 온도 직전에 급격히 온도를 낮춰주는 접합 온도 제어 기반의 EMC 경화 공정 기술을 개발하였다. 열경화성 고분자인 EMC는 경화 공정 중 기판과 접합이 발생하는 온도 직전에 상온으로 급랭을 하게 되면 경화 반응을 억제해 접합 온도를 상온에 가깝게 유도할 수 있으며, 이후 재가열을 통해 EMC를 완전히 경화시킬 수 있다. 이 과정을 통해 패키지의 접합 온도와 사용 온도 차이를 줄여줌으로써 요소 간 열수축 차이에 의한 길이 변화 차이를 최소화해 휨을 줄일 수 있다. 이를 위해서는 두 재료 사이의 정확한 접합 온도를 분석하는 것이 중요하며, 연구팀은 경화 공정 중에 발생하는 EMC의 화학적 수축을 고려한 접합 온도를 구하는 식을 유도했으며, 변형율 측정 시스템을 활용해 이를 검증했다.

김성수 KAIST 기계공학과 교수.[KAIST 제공]

연구진은 새로운 경화 공정을 통해 기존 EMC 경화 공정 대비 반도체 패키지의 휨은 27% 감소했으며, EMC와 기판 경계면의 기계적 강도는 약 40% 상승한 것을 확인했다. 또한 급랭 과정을 포함하는 경화 공정을 거친 EMC의 기계적 물성은 기존 공정과 차이가 없음을 확인했다.

김성수 교수는 “접합 온도 제어 기반의 새로운 EMC 경화 공정은 경박단소화 되어가고 있는 반도체 패키지에서 지속적으로 대두되고 있는 휨 문제를 해결해 반도체 패키지의 수율을 향상시킬 뿐만 아니라 내구성도 강화할 수 있을 것”이라고 말했다.

이번 연구는 국제학술지 ‘ACS 어플라이드 머리티얼즈&인터페이스’ 지난 3월 1일 표지논문으로 선정돼 게재됐다.

nbgkoo@heraldcorp.com