'3나노' 높은 벽…삼성전자 GAA로 TSMC '맹추격'

기사내용 요약
"TSMC, 핀펫 구조상 한계로 3나노 고전 중"
삼성, '세계 최초' 3나노에 차세대 GAA 도입
내년 3나노 2세대 '나노 전쟁' 판도 전환 주목

3나노 파운드리 양산에 참여한 파운드리사업부, 반도체연구소, 글로벌 제조&인프라총괄 주역들이 손가락으로 3을 가리키며 3나노 파운드리 양산을 축하하고 있다. *재판매 및 DB 금지

[서울=뉴시스]이인준 기자 = 삼성전자와 첨단 반도체 파운드리(반도체 위탁생산) 시장을 양분하고 있는 대만 TSMC가 3나노미터(3㎚·10억분의 1m) 공정 도입에 고전하고 있다는 주장이 제기됐다.

3나노 공정은 전 세계 파운드리 업계에서 가장 주목하는 신공정으로, 향후 시장 판도를 좌우할 핵심 공정으로 꼽힌다. 그동안 생산 노하우, 고객사 수 등에서 삼성전자에 크게 앞선 것으로 평가받는 TSMC도 '3나노'의 높은 기술 장벽에 부딪혀 분투하는 모습이다.

23일 해외 IT매체 WCC테크에 따르면 TSMC는 애플의 차세대 모바일 프로세스 'A17바이오닉' 생산에서 낮은 수율(결함이 없는 합격품의 비율)과 목표 대비 낮은 성능을 보이는 것으로 알려졌다.

이 매체는 IT 트위터리안 '레베그너스'를 인용해 "TSMC가 3나노 반도체 생산에 어려움을 겪고 있다는 정보가 나오면서 새 아이폰 모델에 들어갈 A17바이오닉의 성능 목표치 기준도 낮아질 공산이 크다"며 "수율 문제로 A17바이오닉의 공급량도 제한될 수 있다"고 분석했다.

TSMC는 3나노 공정에 기존 5나노 파운드리 공정에 쓰였던 핀펫(FinFET) 공정을 개선한 설계 기술 '핀플렉스(FinFlex)'를 적용했다. 이 기술은 삼성전자가 3나노 공정에 적용한 'GAA(게이트올어라운드)'에 비해 전력 효율이 낮지만, 생산 안정성은 상대적으로 높은 것으로 평가 받는다.

이에 업계에서는 TSMC의 양산 시점이 삼성전자에 비해 6개월 늦었지만, 수율 등에서 우위에 설 것으로 예상해왔다. 대만 매체들은 TSMC의 수율이 삼성전자보다 높은 60~80%에 이를 것으로 전망했다. 하지만 예상과 달리 TSMC도 3나노의 높은 기술 장벽으로 양산에 애를 먹고 있는 것으로 추정된다.

TSMC는 지난해 12월 3나노 공정 양산을 시작했으나, 아직 양산 초기 단계다. 대만 디지타임즈에 따르면 3나노 공정은 올해 말까지 TSMC의 전체 매출에서 5% 이하를 차지하는 데 그칠 전망이다.

향후 3나노 양산 경쟁의 관건은 삼성전자가 세계 최초로 도전한 차세대 트렌지스터 구조인 'GAA'를 얼마나 빠르게 안정시킬 수 있을지에 달렸다고 본다.

삼성전자는 현재 '핀펫' 구조가 3나노 공정에 이르러서는, 전력 효율성을 확보하는 데 한계에 직면했다고 판단하고 새로운 트렌지스터 구조 'GAA'로 전환을 시도 중이다. GAA는 반도체 칩에 전류가 충분히 흐르도록 설계해 전력 효율성을 높일 수 있도록 고안된 기술이다. '핀펫'은 전류의 흐름을 제어하는 '게이트'와 전류가 흐르는 '채널'이 '위-좌-우' 3개 면에서 만나는 반면, 'GAA'는 아랫면까지 포함해 맞닿는 면적을 넓힌다.

승부처는 내년 양산을 시작하는 3나노 2세대 공정이 될 것으로 보인다.

삼성전자에 따르면 3나노 GAA 2세대는 5나노 핀펫 공정 대비 전력 50% 절감, 성능 30% 향상, 면적 35% 축소 등의 성능 개선이 기대된다. 이론상 삼성전자가 적용한 GAA가 전력 효율에서 앞선 것으로 평가 받는다. TSMC는 차세대 공정인 2나노 공정부터 GAA 기술을 처음 적용할 예정이다.

☞공감언론 뉴시스 ijoinon@newsis.com