차세대 반도체 핵심 경쟁력, ‘패키징 기술’에 달렸다[기로에 선 K반도체]

② 미국이 ‘네패스’를 주목한 이유

충북 괴산의 반도체 패키징업체 네패스의 클린룸에서 한 직원이 일하는 모습. 네패스 제공

기판·구리선 없앤 ‘팬아웃 WLP’
여러 칩 하나로 포장 ‘SiP’까지
고성능 반도체 수요 맞출 기술력

삼성전자 등 글로벌 업체들도
고급 패키징 기술에 투자 확대
초미세공정 차이 극복할 기술

지난해 6월 미국 백악관은 반도체·배터리·희귀 광물·의약품 등의 글로벌 공급망을 조사한 뒤 ‘100일 공급망 리뷰’ 보고서를 만들어 공개했다. 주요 산업에서 중국의 ‘굴기’를 막고 미국의 영향력을 유지하기 위해서다. 이 보고서는 이후 조 바이든 대통령의 글로벌 공급망 재편 정책의 근간이 됐다.

이 보고서에는 삼성전자, SK하이닉스, TSMC 등 반도체 제조를 담당하는 주요 글로벌 기업들이 당연히 언급됐다. 그런데 여기에 ‘네패스’라는 한국의 반도체 패키징(포장) 업체가 포함돼 눈길을 끌었다. 공급망 보고서는 네패스를 “고급 패키징 기술력을 보유한 글로벌 패키징 10대 기업”으로 꼽았다. 네패스는 직원 1000여명 수준으로, 국내 동종업계에서도 규모가 작은 편에 속한다. 백악관은 왜 동아시아의 작은 기업 네패스를 주목했을까.

그 이유를 엿보기 위해 지난달 4일 충북 괴산 청안면의 네패스 공장을 찾아가 봤다. 네패스 클린룸은 대기업 반도체 공장의 그것과 다름없어 보였다. 공기순환장치와 고성능 필터가 갖춰진 2800평(9270㎡) 크기 클린룸에서 연구원들은 흰 방진복과 마스크 등으로 몸과 얼굴을 가리고 두 눈만 겨우 내놓고 있었고, 에어샤워를 거쳐야 출입이 가능했다. 이곳 클린룸의 청정도는 클래스 100~1000 수준이다. 1세제곱피트당 크기 0.5㎛(마이크로미터)인 먼지가 100~1000개 정도까지만 허용될 만큼 깨끗하다는 의미다.

네패스는 반도체 파운드리(위탁제조) 공장에서 제작된 반도체를 기기 내에 실을 수 있도록 입출력단자(I/O)를 배치하고 포장·가공하는 패키징 업체다. 삼성전자나 대만의 세계 1위 파운드리 업체 TSMC 등도 자체 패키징을 한다. 그러나 파운드리가 소화할 수 없는 물량은 네패스 같은 전문 패키징 업체가 맡는다. 팹리스(생산라인 없이 설계만 하는 업체)가 직접 패키징 업체를 선정하기도 한다. 국내에는 메모리 반도체를 대상으로 한 패키징 업체가 대부분으로, 네패스 같은 시스템 반도체 패키징 업체는 손에 꼽힐 정도다. 예전에는 패키징이 낮은 수준의 기술로 취급됐다. 그러나 이젠 사정이 다르다. 초미세공정이 한계에 가까워지며 고도의 집적이 점점 어려워지고, 막대한 비용이 들거나 시간이 늘어나고 있다. 이에 여러 개의 칩을 함께 배치하거나 위로 쌓는 방식을 통해 반도체의 처리 속도를 높이는 패키징 기술이 더 주목받고 있다. 하나의 칩으로 비슷한 기능을 구현할 경우 2년 이상 걸리지만, 여러 칩을 묶는 패키징을 잘하면 6개월 정도면 되기 때문이다.

이날 클린룸 입구에는 높이 2ｍ쯤 되는 직육면체 모양의 장비 30여대가 가동 중이었다. 반도체를 포장하는 핵심장비다. 기기 앞에는 웨이퍼 형태의 반도체가 담긴 투명 상자가 놓여 있었다. 미국의 팹리스가 설계한 반도체로, 대만의 TSMC 공장에서 제작돼 이곳으로 넘어왔다.

네패스는 웨이퍼 형태의 반도체를 한 번에 포장한 뒤 낱개로 잘라낸다. 먼저 반도체를 낱개로 자른 뒤 일일이 기판을 부착해 포장하는 전통적인 방식과는 상당한 차이다. 별도의 기판을 사용하지 않다 보니 반도체의 크기를 줄일 수 있고 단가도 낮출 수 있다고 했다. 이른바 ‘웨이퍼 레벨 패키징(WLP)’ 방식이다.

네패스는 반도체 입출력단자를 보다 효과적으로 배치하는 ‘팬아웃’ 기술도 보유하고 있다. 팬아웃 기술로 포장한 반도체는 단자가 많기 때문에 고성능 칩에 적합할 뿐만 아니라, 서로 다른 2개 이상의 칩을 하나로 포장해 처리 속도를 높이는 ‘시스템 인 패키지(SiP)’에 유리하다. 이날 네패스가 작업 중이던 미국 팹리스의 반도체 역시 2개의 서로 다른 칩을 하나로 포장한 SiP였다. 네패스는 WLP와 팬아웃 등 고급 패키징 기술로 12인치 웨이퍼 기준 월 3만장의 반도체를 패키징할 수 있다.

WLP·팬아웃·SiP 등 고급 패키징의 최강자는 단연 TSMC이다. 앞서 삼성전자가 2016년 애플 아이폰의 애플리케이션 프로세서(AP) 물량을 모두 TSMC에 뺏긴 결정적인 계기도 이와 관련 있다. TSMC가 WLP와 팬아웃 기술을 이용한 고급 패키징을 도입하면서다. 이후 애플은 TSMC의 패키징 기술력을 활용해 서로 다른 이종 칩을 하나로 포장한 반도체를 아이폰과 애플 워치 등에 사용하기 시작했다. 삼성전자는 아이폰 AP 물량을 뺏긴 직후 팬아웃 등 고급 패키징에 투자하기 시작했다. AP와 전력관리반도체(PMIC)를 하나로 묶은 삼성전자의 첫 고급 패키징 제품은 2018년 갤럭시 워치에 처음 적용됐다.

앞으로는 위로 적층한 메모리 반도체와, 옆으로 배치한 시스템 반도체를 하나의 칩으로 포장하는 ‘2.5D 패키징’이 반도체 산업을 주도할 것으로 보인다. 보스턴컨설팅그룹은 2.5D 등 고급 패키징 시장 규모가 연평균 15%씩 성장해 2026년에는 200억달러(약 26조원)를 넘을 것으로 전망했다.

패키징이 초미세공정의 대안으로 떠오르면서 미·중 간 고급 패키징 기술 확보 경쟁도 치열해지고 있어 이 분야의 중요성이 더 커졌다. 중국 최대 파운드리 회사인 SMIC는 업계 1, 2위인 TSMC·삼성전자와의 미세공정 차이를 첨단 패키징 기술로 극복하려고 패키징 투자를 확대하고 있다. 이에 질세라 미국도 국방고등연구계획국(DARPA)과 미 해군, AMD, 마벨, 인텔 등이 고급 패키징 기술을 공동으로 연구 중이다.

김종헌 네패스 최고기술책임자(부사장)는 “앞으로 고급 패키징 기술에 대한 수요가 폭발적으로 늘어날 것”이라며 “패키지 하나에 더 많은 반도체를 배치하는 기술을 개발 중”이라고 말했다. 그는 메모리나 파운드리 등이 아닌 다른 분야에서도 경쟁력 있는 중소업체가 늘어나야 한다고 강조했다. 김 부사장은 “고급 패키징을 하는 국내 업체들이 상당히 적은 편”이라며 “반도체 대기업뿐 아니라 다양한 분야에 강점이 있는 중소기업이 늘어나야 앞으로 한국이 글로벌 반도체 시장에서 중요한 입지를 다질 수 있다”고 말했다.

이재덕 기자 duk@kyunghyang.com