삼성, 세계 첫 3나노 반도체 양산..파운드리 선두 도약 발판 다졌다

해냈다…기쁨의 ‘3’ 삼성전자가 GAA 기술을 적용한 3나노 파운드리 공정에서 반도체 양산을 시작했다고 밝힌 30일 개발에 참여한 파운드리사업부, 반도체연구소, 글로벌 제조&인프라 총괄 직원들이 기념촬영을 하고 있다. 삼성전자 제공

1위 TSMC 목표보다 6개월 빨라
차세대 트랜지스터 기술 ‘GAA’
초미세공정서 전류 누설 방지
5나노 대비 전력 감소·성능 향상

더욱 치열해지는 ‘초미세’ 경쟁
인텔, 2024년 ‘2나노 생산’ 목표
삼성·TSMC, 필수 장비 확보 치열
‘수율’ 관건 …결함 최대한 낮춰야

삼성전자가 세계 최초로 3㎚(나노미터·1㎚는 10억분의 1ｍ) 반도체를 양산하는 데 성공했다. 삼성전자는 대만의 TSMC, 미국의 인텔과 벌이는 파운드리(위탁생산) 초미세공정 경쟁에서 한발 앞서게 됐다.

삼성전자는 30일 ‘게이트-올-어라운드(GAA)’ 기술을 적용한 3나노 파운드리 공정에서 반도체 초도 양산을 시작했다고 발표했다.

반도체 ‘나노’ 경쟁은 반도체 회로의 선폭을 줄이는 것이 관건이다. 선폭이 작을수록 한정된 공간에 더 많은 회로를 그릴 수 있어 반도체 크기가 작아진다. 실리콘 웨이퍼(반도체 원판) 한 장에서 나오는 반도체 개수도 늘어난다.

이제는 공정의 한계로 실제 선폭이 줄지 않았어도 선폭이 줄어들 때의 기대효과와 같은 성능을 내는 경우 선폭이 줄어든 것으로 인정한다. 삼성전자는 양산에 성공한 3나노 반도체가 5나노에 비해 면적은 16% 줄었고 소비 전력은 45% 감소했으며 성능은 23% 향상됐다고 밝혔다.

현재 5나노 이하 공정 능력이 있는 파운드리는 업계 1위 TSMC(점유율 49.5%)와 2위 삼성전자(16.3%)뿐이다. 애플의 A15바이오닉(TSMC), 퀄컴의 스냅드래곤8(삼성전자·TSMC), 엔비디아의 H100(TSMC), 삼성전자의 엑시노스2200(삼성전자) 등 최고 성능의 시스템 반도체들이 TSMC와 삼성전자의 4~5나노 공정에서 만들어진다.

삼성전자의 이번 3나노 반도체 양산은 TSMC의 양산 목표 시점보다 6개월가량 빠르다. TSMC는 올해 말에 3나노 반도체를 양산할 계획이다.

지난해 파운드리 재진출을 선언한 인텔은 2024년에 2나노 수준인 ‘20A’를 생산하겠다는 목표를 세웠다. 삼성전자와 TSMC의 2나노 반도체 생산은 2025년으로 전망된다. 이들 업체는 3나노 이하 공정을 위해 네덜란드 ASML사의 차세대 극자외선(EUV) 노광장비 ‘하이 NA EUV’ 확보 경쟁도 벌이고 있다.

반도체업계에서는 삼성전자의 3나노 반도체에 GAA라는 차세대 트랜지스터 구조 기술이 적용된 것을 주목하고 있다. 트랜지스터는 반도체에서 전류를 열고 닫는 ‘스위치’ 역할을 하는 핵심 소자다. 전류가 흐르는 통로(채널)의 문(게이트)을 열고 닫는 방식으로 전류를 제어하는데, 나노급 공정에서는 문을 닫아도 누설 전류가 생기는 등 전류 제어가 어렵다. GAA는 기존 채널과 게이트의 구조를 바꿔 3나노 이하 초미세공정에서도 게이트가 채널을 더 잘 여닫고 제어할 수 있도록 했다.

관건은 수율(결함이 없는 합격품의 비율) 향상이다. TSMC와 인텔은 3나노까지는 안정성이 보장된 기존 구조를 최대한 활용하고 GAA 기술은 2나노부터 적용한다는 계획을 세웠다. 그만큼 GAA 공정은 복잡하고 수율 확보가 어렵다.

수도권 대학의 반도체 관련학과 A교수는 “GAA와 3나노 모두 삼성전자가 세계 최초 기록을 세웠지만 시장에서는 ‘3나노 수율이 얼마나 나올 것인가’에 대한 의구심이 있다”고 말했다.

앞서 퀄컴이 삼성전자를 통해 위탁생산하던 4나노 공정 물량을 TSMC에도 주기로 했다는 소식이 전해지자 반도체업계에서는 ‘삼성전자 4나노 공정의 수율이 당초 전망에 미치지 못하는 것 아니냐’는 우려가 나오기도 했다.

강문수 삼성전자 파운드리사업부 부사장은 지난 4월 열린 1분기 실적발표 콘퍼런스콜에서 “4나노는 현재 예상된 수율 향상 곡선 내로 진입한 상태”라며 “3나노 공정은 수율 램프업(생산량 확대) 기간을 단축하고 공급 안정화를 추진 중”이라고 말했다.

이재덕 기자 duk@kyunghyang.com