삼성, GAA기반 3나노 파운드리 양산

이르면 내주 양산 발표
업계 1위 TSMC 추격 고삐

지난 5월 윤석열 대통령과 조 바이든 미국 대통령이 경기 평택 삼성전자 반도체 공장에서 삼성전자가 세계 최초로 양산한 3나노 공정 웨이퍼에 서명을 남겼다. 대통령실사진기자단

삼성전자가 이르면 다음주에 세계 최초로 3나노 파운드리(반도체 위탁생산) 양산을 발표한다.

22일 관련 업계에 따르면 삼성전자는 다음주 중 차세대 GAA(Gate-All-Around) 기반 3나노 반도체 공정의 양산을 공식 발표할 계획이다. 올해 상반기 중 GAA 공정을 적용해 3나노 칩을 양산하겠다는 약속을 지킨 것이다. 양산 발표는 지난달 윤석열 대통령과 조 바이든 미국 대통령이 삼성전자 평택캠퍼스를 찾아 GAA 기반 3나노 웨이퍼 시제품에 서명한 후 약 한 달 만이다.

업계 1위 대만 TSMC는 하반기 3나노 칩을 양산할 예정으로 삼성전자가 추격의 발판을 마련했다는 분석이다. 삼성전자는 3나노 칩을 납품할 고객사도 확보한 것으로 알려졌다. 삼성전자 관계자는 "다음주 GAA 기반 3나노 파운드리 양산을 공식 발표할 것"이라며 "이는 어려운 사업 환경에서도 구성원 모두가 이뤄낸 쾌거이며 새로운 도약에 큰 힘이 될 것"이라고 밝혔다.

GAA는 트랜지스터의 게이트와 채널이 닿는 면을 4개로 늘린 신기술로 기존 핀펫(FinFET) 구조보다 1개 면을 늘려 전력효율을 높이는 방식이다. 3나노 공정으로 제작된 반도체는 5나노 대비 칩 면적은 35% 줄이면서 성능과 배터리 효율은 각각 15%, 30% 높인 것으로 알려졌다. TSMC는 3나노까지는 기존 핀펫 방식을 쓰고, 오는 2026년께 2나노부터 GAA를 적용할 예정이다.

삼성전자는 이달 초 3나노 GAA 양산을 위한 웨이퍼를 투입하면서 파운드리 사업부의 조직개편을 단행, 3나노 GAA 전담팀(TF)을 신설했다. 두자릿수 규모인 TF의 수장은 상무급 임원이 맡았다. <본지 6월 20일자 1, 5면 참조>

삼성전자는 2~3세대에 걸쳐 다수의 연구개발(R&D)을 동시에 진행한다. 파운드리도 3나노 GAA 공정에서 1세대인 3GAE와 내년 양산 예정인 2세대 3GAP를 같이 연구하고 있다. 1세대 GAE의 E는 얼리(Early)를, 2세대 GAP의 P는 플러스(Plus)를 뜻한다. 이처럼 기술 로드맵상 삼성전자가 TSMC 추격에 성공한 가운데 앞으로는 수율(합격품 비율) 싸움이 시장의 패권을 결정지을 전망이다.

업계 관계자는 "5나노 이하에서는 양사 모두 낮은 수율을 끌어올리기 위해 총력을 다하고 있다"며 "삼성이 TSMC보다 GAA 신공정을 3~4년 빨리 양산에 도입한 만큼 이 시간 동안 얼마나 시장 지배력을 강화하느냐가 관건"이라고 설명했다.