KAIST, 3D 적층형 화합물 반도체 소자 제작..양자컴퓨팅 소자 응용 기대

김영준 2021. 6. 14. 17:43
자동요약 기사 제목과 주요 문장을 기반으로 자동요약한 결과입니다.
전체 맥락을 이해하기 위해서는 본문 보기를 권장합니다.

한국과학기술원(KAIST·총장 이광형)은 김상현 전기 및 전자공학부 교수팀이 '모놀리식 3차원 집적'의 장점을 극대화해 기존 통신 소자 단점을 극복하는 화합물 반도체 소자 집적 기술을 개발했다고 14일 밝혔다.

연구팀은 실리콘 CMOS 기판 위에 Ⅲ-Ⅴ 화합물 반도체 'HEMT'를 3차원 집적해 실리콘 CMOS와 Ⅲ-Ⅴ HEMT의 장점을 극대화하는 공정 및 소자 구조를 제시했다.

음성재생 설정
번역beta Translated by kaka i
글자크기 설정 파란원을 좌우로 움직이시면 글자크기가 변경 됩니다.

이 글자크기로 변경됩니다.

(예시) 가장 빠른 뉴스가 있고 다양한 정보, 쌍방향 소통이 숨쉬는 다음뉴스를 만나보세요. 다음뉴스는 국내외 주요이슈와 실시간 속보, 문화생활 및 다양한 분야의 뉴스를 입체적으로 전달하고 있습니다.

이번 연구에서 제작한 Si CMOS 기판 상의 InGaAs HEMT 단면 이미지

한국과학기술원(KAIST·총장 이광형)은 김상현 전기 및 전자공학부 교수팀이 '모놀리식 3차원 집적'의 장점을 극대화해 기존 통신 소자 단점을 극복하는 화합물 반도체 소자 집적 기술을 개발했다고 14일 밝혔다.

모놀리식 3차원 집적은 소자 하부 공정 후, 그 위에 박막층을 형성하고 상부 소자 공정을 순차적으로 진행하는 방식이다. 상하부 소자 간 정렬도를 극대화할 수 있어 궁극의 3차원 집적 기술로 불린다.

정재용 KAIST 전기 및 전자공학부 박사과정이 제1 저자며, 김종민 한국나노기술원 박사, 장재형 광주과학기술원(GIST) 교수팀과의 협업으로 연구를 진행했다.

통신 소자는 통상 두 가지 방식으로 구현된다. 실리콘을 사용해 고집적도 CMOS로 증폭 소자를 구현하는 방법과 Ⅲ-Ⅴ화합물 반도체(주기율표 Ⅲ족 원소와 Ⅴ족 원소가 화합물을 이루는 반도체)를 증폭 소자로 제작, 기타 소자들을 실리콘 CMOS로 제작해 패키징 하는 방식이 있다. 각각 단점이 존재한다. 기존 실리콘 기술은 물성 한계로 소자 성능 향상이 어려우며, 잡음 증가 문제가 존재한다. 반면 Ⅲ-Ⅴ 화합물 반도체 기술은 소자 자체 잡음 특성은 우수하지만 다른 부품과의 집적·패키징 공정이 복잡하고 신호 손실이 발생하는 문제가 있다.

연구팀은 실리콘 CMOS 기판 위에 Ⅲ-Ⅴ 화합물 반도체 'HEMT'를 3차원 집적해 실리콘 CMOS와 Ⅲ-Ⅴ HEMT의 장점을 극대화하는 공정 및 소자 구조를 제시했다. 3층으로 소자를 쌓아나감으로써 같은 기판 위에 집적할 수 있는 방식이다. 이와 동시에 기판 신호 간섭에 의한 잡음을 제거할 수 있음을 증명했다.

이 결과 100나노미터(㎚) 노드 공정 수준으로도 세계 최고 수준의 차단 주파수 특성을 달성했다. 이는 10㎚ 이하 급 최첨단 공정을 사용하지 않고도 그 이상의 우수한 성능을 낼 수 있는 융합 기술로 향후 기존과 다른 형태의 파운드리 비즈니스 방식의 도입 가능성을 증명했다.

김상현 교수는 “이번 기술은 향후 양자 큐빗의 해독 회로에도 응용할 수 있어 그 확장성이 매우 큰 기술호, 다양한 분야에서 활용할 수 있도록 후속 연구에 힘쓰겠다”고 말했다.

대전=김영준기자 kyj85@etnews.com

Copyright © 전자신문. 무단전재 및 재배포 금지.

이 기사에 대해 어떻게 생각하시나요?