이재용, 日 패키징 연구거점 점검…소부장 협력 모색

일본 패키징 소부장 업체와 협력 강화 모색

이재용 삼성전자 회장이 1일 일본 요코하마에 위치한 삼성전자 첨단 반도체 패키징 연구거점(Advanced Package Lab·APL)에서 (왼쪽)카와히라 히로이치 삼성전자 DS 리서치 재팬 연구소장, 카리야 다카시 APL 랩장(상무) 등과 함께 패키징 기술 현황을 점검하고 있다./삼성전자

이재용 삼성전자 회장이 일본 첨단 패키징 연구거점을 찾아 차세대 기술 확보와 현지 소재·부품·장비 업체들과의 협력 강화에 나섰다.

삼성전자는 이 회장이 1일 일본 요코하마의 '어드밴스트 패키지 랩(Advanced Package Lab·APL)'을 방문해 차세대 패키징 기술 연구 현황을 점검했다고 밝혔다. 지난 9월 공식 개소한 이후 약 두 달 만에 이뤄진 첫 현장 점검이다.

이 회장은 연구진과 첨단 패키지 소재·공정 기술 개발 현황을 살피고 일본 소재·부품 업계와의 협력 방안을 논의했다. 이 자리에서 인공지능(AI) 시대 반도체 경쟁력의 핵심인 첨단 패키징 기술 확보를 당부했다.

첨단 패키징은 그래픽처리장치(GPU)와 고대역폭메모리(HBM) 등 서로 다른 반도체를 하나의 패키지로 통합하는 기술이다. 개별 칩의 성능뿐 아니라 칩 사이에서 데이터를 주고받는 속도와 전력 소모가 AI 시스템 성능에 영향을 미치면서 중요성이 커지고 있다.

연산용 반도체와 메모리 사이의 연결 거리를 줄이면 데이터 전송에 필요한 전력을 낮추고 처리 효율을 높일 수 있다. 다만 여러 칩을 통합하려면 안정적인 전력 공급과 발열 관리가 필요함에 따라 반도체 제조 기술과 함께 이를 뒷받침할 공정 기술 확보도 중요하다.

삼성전자는 이러한 기술을 확보하기 위해 APL을 자사의 반도체 설계 역량과 일본의 소재 술을 연결하는 연구거점으로 육성하고 있다. 2023년 요코하마에 APL을 설립했으며 2024년부터 5년간 400억엔(약 3500억원)을 투입해 현지 연구 기반을 구축하고 있다.

APL은 첨단 패키징에 필요한 소재와 공정 기술을 개발·검증하는 역할을 맡는다. 이를 바탕으로 웨이퍼를 접합하는 본딩 기술부터 유리기판 등 차세대 공정·소재로 연구 범위를 넓힐 계획이다. 저전력·고성능 반도체 양산을 위한 새로운 패키징 구조 개발로 역할을 확대하는 방안도 검토하고 있다.

패키징 구조는 크게 여러 칩을 수평으로 배치하는 방식과 수직으로 쌓는 방식으로 나뉜다. 수평 배치는 연산용 반도체와 메모리 등을 나란히 연결하는 방식이며 수직 적층은 칩을 위로 쌓아 연결 거리를 줄이고 공간 활용도를 높이는 방식이다. 삼성전자도 두 방식을 활용한 첨단 패키징 기술을 개발해 왔다.

이처럼 칩의 배치와 연결 방식이 다양해지면서 패키징 구조를 반도체 설계 초기부터 함께 고려하는 것이 중요해지고 있다. 여러 칩을 통합한 상태에서 성능과 전력 효율을 높이기 위해 연산용 반도체와 메모리, 패키징 구조를 함께 최적화하는 방식이다. 삼성전자는 패키징 연구 역량을 높이기 위해 APL과 국내 반도체연구소 산하 패키지 연구조직의 연구 분야를 나누고 두 조직 간 협력을 강화할 계획이다.

삼성전자는 "요코하마의 인력과 산·학·연 인프라를 적극 활용하는 한편, 일본 소재 기업과 삼성전자의 반도체 기술 역량을 연결하는 연구협력 허브로 APL을 발전시켜 나갈 계획"이라고 밝혔다.